By: howardlau1999 本项目支持的指令集是 RISC-V 的 RV32I 整数运算指令集。微架构设计上，有两种可供选择：一种是和 Z-scale 以及 riscv-mini 类似的三级流水线单发射顺序执行架构，另一种是和《Computer Organization and Design, RISC-V edition》中描述的 CPU 类似的五级流水线单发射顺序执行架构。 流水线总体架构分为取指（IF）、译码（DE）、执行/写回/访存（EX、WB、MEM）三个阶段，如下图所示： 流水线总体架构分为取指（IF）、译码（DE）、执行（EX）、访存（MEM）和写回（WB）五个阶段，如下图所示： 取指（InstructionFetch） 取指单元包含程序计数器（PC）。在每个时钟上升沿，若 PC 阻塞信号 PCStall 有效，则 PC 的值保持不变；否则若跳转标志 JumpFlag 有效，则 PC 的值变为跳转目标地址 JumpAddress ；否则 PC 的值加 4。 取指阶段根据 PC 的值通过 AXI4Lite 总线从内存中读取指令并将指令和地址向后传递。由于 CPU 复位时将指令从 ROM 载入内存、通过总线从内存读取每条指令都需要若干时钟周期，在指令未就绪期间，它向后传递空指令 nop，并且阻塞 PC（令 StallFlagIF 有效）。